Sistem Digital Basic Gate Function
Pada kali ini saya membagikan beberapa ilmu sistem digital, catatan ini merupakan salah satu seorang siswa universitas janabadra yang telah mengikuti pelaksanaan praktikum hingga selesai dan hasil akhirnya bisa membuat beberapa program. untuk lebih jelas nya dalam pembuatan program kita langsung saja ke materinya.
Tujuan
- Mengetahui cara perankaian logika OR, AND, dan NOT
- Mengetahui fungsi setiap IC yang digunakan
- Mampu merancang dasar-dasar sistem logika
- Mampu mengoperasikan modul sistem logika
Teori Singkat
Pengertian Gerbang Logika
Gerbang logika adalah rangkaian dengan satu atau lebih dari satu signal masukkan tetapi hanya menghasilkan satu signa berupa tegangan tinggi atau tegangan rendah. Gerbang-gerbang logika merupakan dasar untuk mmbangun rangkaian elektronik digital. Suatu gerbang logika mempunyai satu terminal keluaran dan satu atau lebih terminal masukan. Keluaran dan masukan gerbang logika ini dinyatakan dalam kondisi HIGH (1) atau LOW (0). Dalam suatu sistem TTL level HIGH diawakili dengan tegangan 5V, sedangkan level LOW diwakili dengan tegangan 0V.
Gerbang Logikan AND
Gerbagn and merupakan salah satu gerbang dasar yang memiliki dua buah saluran keluaran (output). Suatu gerbang AND akan menghasilkan sebuah keluaran biner tergantung dari kondisi masukan dan fungsinya. Gerbang AND mempunyai dua atau lebih dari dua signal masukan tetapi hanya satu signal keluaran. Gerbagn AND
mempunyai sifat bila signal keluaran ingin tinggi (1) maka semua signal masukan harus dalam keadaan Tinggi (1). Gerbang AND 2 masukan dapat dianalog sebagai 2 saklar seri untuk menghidupkan lampu, sebagaimana pada gambar di bawah ini.
Analogi dan simbol Gerbang AND |
Tabel kebenaran gerbang AND 2 masukan
Perhatikan tabel kebenaran tersebut bahwa L1 = 1 hanya apabila kondisi A dan B = 1. Total kombinasi yang memungkinkan adalah 2N, dimana N merupakan jumlah input , dalam hal ini maka N = 2, sehingga 22 = 4.
Gerbang OR
Merupakan
salah satu gerbang logika dasar yang memiliki dua buah saluran keluaran masukan
atau lebih dan sebuah saluran keluaran. Suatu gerbang logika OR akan
menghasilkan sebuah keluaran logika 1 apabila salah satu atau semua saluran
masukannya mendapatkan nilai logika 1. Gerbang OR mempunyai
sifat bila salah satu dari sinyal masukan tinggi (1), maka sinyal keluaran akan
menjadi tinggi (1) juga. Gerbang OR 2 masukan dapat dianalogikan sebagai 2
saklar paralel untuk menghidupkan lampu, sebagaimana Gambar 1.2.a, dimana lampu
akan menyala bila salah satu saklar SA
atau saklar SB ditutup.
Analogi dan Simbol Gerbang OR |
Tabel kebenaran OR
Perhatikan tabel kebenaran tersebut bahwa L1=0 hanya apabila kondisi A dan B =0. Total kombinasi yang memungkinkan adalah 2N, dimana N merupakan jumlah input, dalam hal ini maka N = 2, sehingga 22=4.
Gerbang Logika Not
Gerbang NOT juga sering disebut dengan gerbang inverter.
Gerbang ini merupakan gerbang logika yang paling mudah diingat. Gerbang NOT
memiliki satu buah saluran masukan dan satu buah saluran keluaran. Gerbang NOT
akan selalu menghasilkan nilai logika yang berlawanan dengan kondisi logika
pada saluran masukannya. Bila pada saluran masukannya mendapatkan nilai logika
1, maka pada saluran keluarannya akan dihasilkan nilai logika 0, dan
sebaliknya. Gambar 3.1 menunjukkan rangkaian diskrit gerbang NOT yang dibangun
menggunakan sebuah transistor dan dua buah resistor.
Gerbang inverter
(NOT) merupakan suatu rangkaian logika yang berfungsi sebagai
"pembalik", jika masukan berlogika 1, maka keluaran akan berlogika 0,
demikian sebaliknya. Gerbang NOT dapat dianalogikan sebagai sebuah saklar yang
dihubungkan dengan relay normaly closed (NC) untuk menghidupkan lampu,
sebagaimana Gambar 1.3.a, dimana jika saklar
SA terbuka (logika 0), maka relay (S) dalam kondisi tertutup sehingga
lampu menyala (logika 1), sedangkan bila saklar terbuka (logika 0), maka relay
dalam kondisi terbuka sehingga lampu padam (logika 0).
Analogi dan Gerbang |
Tabel kebenaran NOT
Posting Komentar
Tinggalkan komentar anda untuk setiap post yang mungkin bagi anda sangat bermanfaat.